IT之家 5 月 2 日讯息，SK 海力士在首届Compute Express Link 定约开荒者大会（CXL DevCon 2024）上展示了其CXL内存科罚有蓄意。

IT之家注：CXL 是一项长入系统中不同缔造（如内存、存储和逻辑芯片）接口的时间。由于 CXL 不错增多系统领宽和处理技艺，因此在高性能和高容量至关伏击的 AI 时期，CXL 手脚枢纽时间而受到饶恕。

海力士展示了其 CMM-DDD5 CXL 内存模组，与仅配备传统 DDR5 内存的系统比较，带宽晋升 50%、容量晋升 100%。

此外，在同期配备 CMM-DDR5 和程序 DRAM 内存的系统中，HMSDK（异构内存软件开荒套件）不错凭证使用频率将数据再行定位到合适的存储缔造，从而显耀增强系统性能。

SK 海力士同期展示了 Niagara 2.0，相沿将多个 CXL 存储器流畅在一谈，使 CPU 和 GPU 等繁多缔造约略以最好步地分享其容量，以排斥怡然内存的使用、缩短功耗。

与上一代 Niagara 1.0 仅允许系统分享容量比较，Niagara 2.0 还相沿数据分享。这些 CXL 家具有望在往时用于 AI 和高性能狡计（HPC）系统。